نحوه بهینه‌سازی کارایی BMS در تزریق مستقیم نیرو از طریق استراتژی متعادل‌سازی باتری غیرفعال

چکیده

وقتی صحبت از توانایی مدارهای مجتمع سیستم مدیریت باتری (BMS IC) برای مقاومت در برابر تداخل الکترومغناطیسی (EMI) می شود، باید در مورد طرح سیم کشی برد مدار چاپی (PCB) و اجزای خارجی (ECs) صحبت کنیم که نقش کلیدی دارند. . فراموش نکنید، امپدانس آی سی BMS خود نیز مشکل بزرگی است. در واقع این امپدانس به دلیل عملکرد متعادل کننده باتری آی سی BMS دستخوش تغییرات قابل توجهی خواهد شد. به طور خاص، اکثر آی سی های BMS موجود در بازار، عملکرد متعادل کننده باتری غیرفعال را یکپارچه می کنند، که امپدانس ارائه شده توسط آی سی های BMS را تا حد زیادی کاهش می دهد. هدف از مطالعه ما درک تأثیر روش‌های مختلف متعادل‌سازی باتری غیرفعال بر سطح ایمنی IC‌های BMS است. سپس، ما همچنین یک معماری جدید BMS IC را پیشنهاد کردیم که نه تنها تعداد اجزای خارجی را کاهش می‌دهد، بلکه تأثیر تعادل باتری غیرفعال را بر ایمنی IC، یعنی سطح تزریق در آزمایش تزریق مستقیم توان (DPI) به حداکثر می‌رساند. به این ترتیب، حتی در محیط های پر سر و صدا، آی سی می تواند اندازه گیری های ولتاژ بالا را با دقت بالا حفظ کند.

1. مقدمه

باتری‌های لیتیوم یونی (Li Ion) و سیستم‌های مدیریت باتری (BMS) به طور گسترده مورد مطالعه قرار گرفته‌اند تا راه را برای نسل جدید خودروهای الکتریکی (EV) و وسایل نقلیه الکتریکی هیبریدی (HEV) هموار کنند. به عنوان مثال، یکی از جنبه های اصلی توسعه، مشخص کردن تداخل الکترومغناطیسی هدایت شده (EMI) از اینورتر درایو است، که یکی از منابع نویز است که ممکن است باعث تداخل در آی سی BMS شود. در این مسیر نویز، کابل ها، مسیریابی PCB و اجزای خارجی (ECs) تاثیر قابل توجهی بر ایمنی آی سی BMS دارند. ECهایی که در اینجا بر روی آنها متمرکز شده‌اند، خازن‌های با ولتاژ بالا برای خودروها هستند که برای جلوگیری از تخلیه الکترواستاتیک (ESD) استفاده می‌شوند. همانطور که در کار قبلی نشان داده شد، ارزان ترین پیکربندی برای این EC ها اتصالات دیفرانسیل بین باتری ها است. با این حال، این منجر به افزایش سطح تزریق به دلیل معرفی رزونانس در محدوده فرکانس تزریق مستقیم توان (DPI) ([150 کیلوهرتز؛ 1 گیگاهرتز])، که توسط شبکه نردبان CL ساخته شده ایجاد می‌شود، خواهد شد.

در این حالت، تعادل غیرفعال باتری، مقاومت متعادل کننده باتری و برخی از اجزای انگلی را به موازات خازن ESD در هنگام فعال شدن متصل می کند، که ممکن است سطح تضعیف این رزونانس ها را تغییر دهد. این مطالعه دو روش متعادل سازی باتری را در نظر می گیرد. روش اول این است که باتری در حال اندازه گیری توسط آی سی BMS را حذف کنید، تمام باتری هایی را که می توانند اتصال کوتاه کنند، اتصال کوتاه کنید و سپس سطح تزریق باتری اندازه گیری شده را در طول DPI استخراج کنید تا تاثیر این روش بر ایمنی آی سی ارزیابی شود. علاوه بر این، این مطالعه دو معماری را با استفاده از اولین روش متعادل‌سازی مقایسه کرد، با تفاوت اصلی تعداد باتری‌هایی که می‌توانند به طور همزمان متعادل شوند. دومین روش متعادل کردن، اتصال کوتاه همان باتری است که در حال حاضر توسط آی سی در یک معماری پیشنهادی ویژه اندازه گیری شده است. علاوه بر این، با توجه به قرارگیری جدید مقاومت های متعادل کننده، معماری پیشنهادی خازن ESD را به یک فیلتر تبدیل می کند که تعادل را قادر می سازد تا امپدانس مشاهده شده در سمت BMS را به میزان قابل توجهی کاهش دهد و در نتیجه سطح تزریق را کاهش دهد. علاوه بر این، برای ارزیابی اثر اندوکتانس انگلی، تأثیر تعادل باتری در فواصل مختلف بین خازن‌های ESD و آی‌سی نیز مورد ارزیابی قرار گرفت.

در نهایت ساختار این مقاله به شرح زیر است: ابتدا مدل سازی محیط آی سی BMS معرفی می شود. ثانیاً، با استفاده از اولین روش متعادل‌سازی باتری، تأثیر تعادل را بر سطح تزریق بین دو معماری IC BMS در طول DPI مقایسه کنید. ثالثاً، معماری پیشنهادی را معرفی کنید و تأثیر آن را بر تعادل سطح تزریق در طول DPI با استفاده از روش متعادل‌سازی دوم ارزیابی کنید.

2. مدل سازی محیط مدار مجتمع BMS

تست عملکرد BMS و DPI:هدف اصلی BMS اطمینان از عملکرد بهینه و ایمن باتری ها در محیط های تداخل الکترومغناطیسی خشن (EMI) است. برخی از عملکردهای اصلی BMS IC شامل اندازه‌گیری دقیق ولتاژ باتری و متعادل‌سازی غیرفعال باتری برای جلوگیری از تخریب باتری و دستیابی به استخراج بهینه انرژی از بسته باتری است. برای مشخص کردن توانایی آی‌سی‌ها برای انجام این وظایف در محیط‌های سخت EMI، آزمایش تزریق توان مستقیم (DPI) با جفت کردن توان 30dBm در حالت مشترک (CM) به تمام ورودی‌های آی‌سی متصل به باتری انجام شد.

تنظیم تست DPI و اجزای مرتبط:شکل 1 تنظیم DPI مورد استفاده در این مطالعه را با استفاده از یک محصول آی سی BMS که می تواند تا 18 باتری را نظارت کند، نشان می دهد. این تنظیمات ابرخازن‌ها را برای ساخت بسته‌های باتری با ولتاژ بالاتر از ۸۰ ولت با استفاده از باتری‌های ۱۲ ولت و تثبیت امپدانس در سمت بسته باتری معرفی می‌کند. از شکل 1 می توان دریافت که روش های مدل سازی فعلی بر عناصری مانند بسته باتری و کابل های 30 سانتی متری در هر طرف PCB، ابرخازن ها، کانکتورها، سیم کشی PCB روی برد ابرخازن و برد آی سی BMS، اجزای خارجی (ECs) تمرکز دارند. ) روی برد آی سی BMS و امپدانس ارائه شده توسط خود BMS.

مدل سازی محیط آی سی BMS:از شکل 2، ورودی آی سی BMS توسط خازن C {L} (30pF) مدل سازی شده است که نشان دهنده سوئیچ متعادل کننده باتری غیرفعال داخلی، با مقاومت سوئیچ Ron=0.25 Ω است. خازن C {d} (47nF) مورد استفاده برای اهداف ESD، EC های مورد توجه است که ارزان ترین پیکربندی را اتخاذ می کند. این مدل همچنین شامل مقاومت انگلی و اندوکتانس C {d} است (مقاومت انگلی R {d} مقادیری را در فرکانس‌های 100 مگاهرتز و بالاتر می‌گیرد)، در حالی که رفتار انگلی خازن تزریق‌شده C {i} (330pF) را در نظر می‌گیرد. به دلیل وجود مقادیر نسبتاً بالای خازن C {d}، تأثیر ظرفیت کابل و مسیریابی PCB در نظر گرفته نشده است. باتری با استفاده از یک منبع ولتاژ ایده آل مدل سازی می شود زیرا بسته باتری و کابل ها توسط ابرخازن ها اتصال کوتاه دارند. تمام پارامترهای 18 باتری در شکل 2 مشابه هستند، بدون توجه به عدم تطابق در فاصله بین هر باتری و پین آی سی. این مدل در محدوده [150 کیلوهرتز، 200 مگاهرتز] موثر است.

پین آی سی و وضعیت مربوط به معماری:در معماری 1، یک پایه C {Bx} برای اندازه‌گیری ولتاژ باتری و متعادل‌سازی غیرفعال باتری و همچنین یک پایه C {Tx} وجود دارد که فقط برای اندازه‌گیری ولتاژ افزونگی باتری استفاده می‌شود. اندازه گیری از طریق پین C {Tx} توسط یک مبدل آنالوگ به دیجیتال با زمان گسسته (DT ADC) انجام می شود، بنابراین یک فیلتر ضد aliasing (AAF، یعنی R {f} و C {f}) مورد نیاز است. اندازه گیری از طریق پین C {Bx} توسط مبدل زمان پیوسته آنالوگ به دیجیتال (CT ADC) بدون نیاز به AAF انجام می شود. بخش بعدی معماری 2 و اولین روش متعادل کننده مورد استفاده در این مطالعه برای بهبود ایمنی IC BMS را معرفی می کند. همچنین تضعیف سطح تزریق حاصل از اولین روش متعادل کننده باتری غیرفعال را بین معماری 1 و معماری 2 مقایسه می کند. و بنابراین تأثیر قابل توجهی بر وضعیت شارژ باتری تعادلی نخواهد داشت.

3. تفاوت در معماری BMS IC، مسائل رزونانس، و تاثیر اولین روش متعادل سازی

تفاوت های معماری و پدیده های رزونانس:آرایش پین آی سی های BMS، تعداد و نوع مبدل های آنالوگ به دیجیتال (ADC) مورد استفاده و سایر جنبه های معماری به طور مستقیم بر اجزای خارجی تأثیر می گذارد. در معماری 1 (شکل 2)، به جز C_{B0} و C_{B19}، هر پایه C_{Bx} توسط دو پایه مشترک است. باتری ها با توجه به نیاز به تنظیم R_ {b} روی هر رد PCB منتهی به پین ​​C{{{10}}{Bx} در آزمایش DPI برای محدود کردن تبدیل از حالت معمول (CM) در حالت دیفرانسیل (DM)، باتری های مجاور را نمی توان به طور همزمان بالانس کرد، و باتری های زوج و فرد باید در دوره های مختلف متعادل شوند. معماری 2 (شکل 3) دارای یک پایه C {Bx \ _ H} اضافی است که می‌تواند باتری‌های مجاور را به طور همزمان متعادل کند، اما اندازه تراشه، تعداد پین‌ها و اجزای خارجی (R {b}) را افزایش می‌دهد. شبکه ذوزنقه‌ای CL متشکل از L{15}} {T} (L{16}} {u}+L_ {0}+L_ {a}) و C{22}}d} تشدیدهای متعددی را تولید می کند که فرکانس های نسبتاً پایینی دارند (زیر 10 مگاهرتز). در کاربردهای عملی، کابل اتصال BMS IC و بسته باتری می تواند به 2 متر برسد که فرکانس رزونانس را کاهش می دهد و ضریب کیفیت را بالاتر می برد. اگرچه R{25}} {T} (R_ {u}+R_ {0}+R_ {a}) می‌تواند رزونانس را تا حدی کاهش دهد، اثر ناکافی است

اولین روش متعادل سازی و تاثیر آن بر سطح تزریق:اولین روش متعادل‌سازی در نظر گرفته شده در این مطالعه، استخراج ولتاژ پیک به اوج باتری اول (C{0}}{L1}) در شبیه‌سازی DPI در حین متعادل کردن باتری‌های دیگر است. برای معماری 1، فقط باتری‌های با شماره فرد (به استثنای باتری 1) متعادل هستند، زیرا متعادل کردن باتری‌های با شماره زوج (با شروع از باتری 2) جریان مستقیم (DC) باتری 1 را تغییر می‌دهد که با سناریوهای اندازه‌گیری واقعی مطابقت ندارد. برای معماری 2، همه باتری ها به جز باتری 1 را می توان متعادل کرد. با انجام شبیه‌سازی‌های گذرا در محیط ادویه (ارائه پایداری دوره کافی برای سیگنال، استخراج میانگین دوره زمانی خاص از اوج تا پیک ولتاژ، و گرفتن نقاط کافی در محدوده [150 کیلوهرتز؛ 200 مگاهرتز]) ارزیابی کنید. نتایج نشان داد که یکسان سازی غیرفعال باتری، دامنه رزونانس را همانطور که در فرکانس های پایین انتظار می رود کاهش داد، اما سطح تزریق را در فرکانس های بالا (تقریباً 150 مگاهرتز) افزایش داد. معماری 2 به دلیل تعادل باتری در فرکانس های پایین، تأثیر بیشتری بر سطح تزریق دارد، زیرا می تواند باتری های بیشتری را به طور همزمان متعادل کند و میرایی بیشتری را ایجاد کند. در فرکانس‌های بالا، سطح تزریق ذاتی آن کمتر از معماری 1 است و پس از فعال کردن تعادل باتری، تنها بهبود جزئی در فرکانس‌های بالا مشاهده می‌شود. علاوه بر این، بین مقدار مقاومت متعادل کننده باتری $R_ {b} $ و سطح تزریق، یک مبادله وجود دارد. کاهش R{15}} {b} تضعیف رزونانس فرکانس پایین را افزایش می‌دهد اما تضعیف رزونانس فرکانس بالا را تضعیف می‌کند، در حالی که افزایش R{18}} {b} اثر معکوس خواهد داشت.

4. تحلیل روش تعادل دوم و پیشنهاد یک معماری جدید

تجزیه و تحلیل سناریوهای ایده آل و استراتژی های بهبود:برای ارزیابی تاثیر تعادل باتری بر رزونانس فرکانس پایین، یک سناریوی ایده آل و ساده شده (مشابه معماری 1 اما ساده شده) را تحلیل کنید. در فرکانس‌های کمتر از 5 مگاهرتز، ابرخازن‌ها را می‌توان به‌عنوان مدارهای کوتاه در نظر گرفت، زیرا مقدار خازن بالا (10F) و پارامترهای انگلی (مقاومت سری معادل ESR، سلف سری معادل ESL) در این محدوده کم است. هنگام در نظر گرفتن رزونانس فرکانس پایین، C {L} را می توان نادیده گرفت. اتخاذ یک شبکه ذوزنقه ای ساده بدون بار خارجی برای تحلیل راحت است. برای امپدانس کل در این سناریو (فرمول 1)، فرکانس رزونانس با استفاده از یک عبارت خاص (فرمول 2) محاسبه شد. مشخص شد که تحت پارامترهای داده شده، تمایز فرمول 2 منفی است، با دو ریشه خیالی، و بخش واقعی منعکس کننده تضعیف رزونانس است (وضعیت دوره ای شبه، فرمول 3). برای سناریوی پیاده سازی ساده شده تعادل باتری در شکل 7b، چند جمله ای رزونانس محاسبه شد (فرمول 4). مشخص شد که کاهش مقاومت R تا حد امکان می‌تواند عبارات متمایزتر شاخص تشدید را مثبت کند، به طور قابل‌توجهی فرکانس تشدید را کاهش می‌دهد، اما برخی رزونانس‌ها هنوز در حالت شبه دوره‌ای هستند. ضریب تضعیف (فرمول 5) نشان می دهد که اگر R به اندازه کافی کم باشد، تعادل باتری می تواند به طور قابل توجهی بر سطح تزریق تأثیر بگذارد. اگرچه افزایش مقاومت می‌تواند R{12}} {T} را بهبود بخشد، اما برای معماری‌های 1 و 2 امکان‌پذیر نیست، زیرا دقت اندازه‌گیری پین C{15}} {Tx} را در حین تعادل باتری کاهش می‌دهد.

یک معماری جدید و ارزیابی عملکرد پیشنهاد کنید:یک معماری جدید پیشنهاد کنید که در آن اندازه‌گیری پین C {Tx} از یک مبدل زمان پیوسته آنالوگ به دیجیتال (CT ADC) بدون نیاز به فیلترهای ضد آلیاسینگ (AAF، یعنی R {f} و C {f}) استفاده می‌کند. ، اندازه گیری پین C {Bx} از مبدل آنالوگ به دیجیتال زمان گسسته (DT ADC) استفاده می کند و مقاومت تعادل R {b} قبل از ESD جابجا می شود. خازن C {d}، باعث صرفه جویی در اجزا و افزایش تضعیف رزونانس فرکانس پایین می شود. برای جلوگیری از خطاهای اندازه گیری در هنگام بالانس باتری، اندازه گیری C {Tx} قبل از R {b} انجام می شود. روش تعادل دوم باتری در حال اندازه گیری را متعادل می کند (مانند سلول x، شکل 8) تا سطح تزریق پین C {Tx} را کاهش دهد. معماری جدید با قرار دادن R {b} قبل از C {d} و نزدیک‌تر کردن C {d} به IC، تأثیر تعادل باتری بر سطح تزریق DPI را به حداکثر می‌رساند. نتایج شبیه‌سازی نشان می‌دهد که معماری جدید دارای سطح تزریق ذاتی کمتری نسبت به معماری قدیمی است که تعادل باتری فعال نمی‌شود (شکل 5)، و زمانی که C {d} در فاصله معقولی از IC قرار می‌گیرد، تضعیف قابل‌توجهی حاصل می‌شود. 0.5cm یا 1cm) (شکل 9). با این حال، در معماری جدید یک مبادله در عملکرد ESD وجود دارد. در معماری 1 و 2، هنگامی که یک رویداد ESD رخ می دهد، C {d} یک مسیر زمینی با امپدانس کم برای پین فراهم می کند، در حالی که در معماری جدید، R {b} یک خطر ولتاژ بالا برای پایه C {Tx} ایجاد می کند. بنابراین، R {b} باید یک مقدار مناسب را انتخاب کند یا یک دستگاه گیره داخلی را روی C {Tx} قرار دهد تا مشکل را کاهش دهد. کار آینده بر بهبود عملکرد ESD معماری جدید متمرکز خواهد بود.

5. خلاصه

این مطالعه یک مدل مدار مجتمع سیستم مدیریت باتری (BMS IC) را برای شبیه‌سازی عملی تزریق توان مستقیم (DPI) پیشنهاد می‌کند، اولین روش متعادل‌سازی باتری را برای کاهش سطح تزریق در طول DPI پیشنهاد می‌کند، و عملکرد دو معماری تحت این روش را مقایسه می‌کند. با ایجاد یک مدل تحلیل ساده، بررسی تاثیر تعادل باتری بر سطح تضعیف رزونانس فرکانس پایین و تعیین استراتژی‌هایی برای کاهش جفت شدن نویز مهم فرکانس پایین. معماری جدیدی پیشنهاد کنید که تعداد اجزای خارجی و سطوح تزریق را کاهش می‌دهد و تعادل باتری را برای ایمنی IC مهم‌تر می‌کند.

معماری جدید دارای مبادلات مربوط به عملکرد تخلیه الکترواستاتیک (ESD) است. کار آتی بر ارزیابی عملکرد ESD معماری جدید و بررسی اقدامات احتمالی بهبود بدون افزایش بیش از حد تعداد اجزای خارجی متمرکز خواهد بود تا عملکرد کلی معماری جدید را بهینه کند، بهتر آن را در سیستم های مدیریت باتری عملی به کار گیرد، و عملکرد سیستم در سازگاری الکترومغناطیسی، عملکرد پایدار سیستم مدیریت باتری در محیط های پیچیده الکترومغناطیسی را تضمین می کند و هزینه و عملکرد را متعادل می کند.